本芯片是一款16位、80 MSPS双通道ADC,主要面向 要求高性能、低成本、小尺寸的通信应用场合。ADC内核采用多级、差分流水线架构，并集成了输出纠错逻辑。芯片前端宽带差分采样保持电路可支持用户灵活选择各种输入范围。芯片内部集成了基准电压电路。芯片具有时钟占空比调整器，可补偿ADC时钟占空比的波动，保证转换器的输出性能。芯片输出为CMOS信号或LVDS信号。芯片具 有省电模式，可降低功耗。芯片通过三线SPI接口来实现各 种配置。芯片采用QFN64封装，与国外产品AD9269管脚兼容，可实现替代。芯片的内部结构框图如图所示：